Ç

@ EPODOC / EPO

PN - JP7141984 A 19950602

PD - 1995-06-02

PR - JP19930313972 19931122

OPD - 1993-11-22

TI - MANUFACTURE OF FIELD EMISSION CATHODE

IN - ITO SHIGEO; OTSU KAZUYOSHI; WATANABE TERUO; NIIYAMA TAKEHIRO

PA - FUTABA DENSHI KOGYO KK

IC - H01J9/02; H01J1/30

© WPI / DERWENT

 Field emission cathode mfr. - by installing gate electrode after forming multiple emitter units

PR - JP19930313972 19931122

PN - JP7141984 A 19950602 DW199531 H01J9/02 007pp

PA - (FUTK) FUTABA DENSHI KOGYO KK

IC - H01J1/30 ;H01J9/02

AB – J07141984 The manufacturing method is applicable to a glass substrate (121). A N or P type amorphous silicon layer (122) is formed on the upper surface of the substrate, by plasma CVD method. The resistivity of the silicon layer ranges from102 - 104 ohms/cm. The cathode electrode domains (123) are formed at predetermined positions of the silicon layer by laser annealing technique.

- An insulated layer (124) and a gate electrode layer (125), are formed on the top surface of the silicon layer. The cathode domain has resistivity near that of conductive material. A gate electrode is installed in the final process.
- ADVANTAGE Improves manufacturing yield.
- (Dwg.1/7)

OPD - 1993-11-22

AN - 1995-234816 [31]

@ PAJ / JPO

PN - JP7141984 A 19950602

PD - 1995-06-02

AP - JP19930313972 19931122

IN - NIIYAMA TAKEHIRO; others03

PA - FUTABA CORP

none

TI - MANUFACTURE OF FIELD EMISSION CATHODE

- AB PURPOSE:To improve a yield when a field emission cathode element is manufactured.
 - CONSTITUTION:An (n) or (p) type amorphous silicon layer122 having a resistivity of 10<2>OMEGA/cm-10<4>OMEGA/cm degree is vapor-deposited on the upper surface of a substrate 121 of glass, etc., to irradiate a laser beam to the given region of this layer to perform annealing treatment. An annealed region can by polycrystallized from an amorphous condition to be changed into a cathode region 123 having resistivity near to that of a conductor. When an insulating layer 124 and a gate electrode layer 125 are formed into films on the upper surface of this (n) or (p) type amorphous silicon layer 122, the respective layers of a laminated substrate for manufacturing an FEC can be flattened to eliminate the crack of a gate electrode apt to be generated an FEC manufacturing process.
- I H01J9/02 ;H01J1/30

none

none

(19)日本國特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-141984

(43)公開日 平成7年(1995)6月2日

(51)Int.Cl. 6	
FH0 1 J	9/02

庁内整理番号

FI

技術表示箇所

B 7354-5E

C 7354-5E

1/30

識別記号

審査請求 未請求 請求項の数3 FD (全 7 頁)

		(主) (主) (共)
(21)出願番号	特願平5-313972	(71)出願人 000201814
(22) 出願日	平成5年(1993)11月22日	双葉電子工業株式会社 千葉県茂原市大芝629
	(72)発明者 新山 剛宏	
	千葉県茂原市大芝629 双葉電子工業株式	
	会社内	
		(72)発明者 渡辺 照男
	千葉県茂原市大芝629 双葉電子工業株式	
	会社内	
	(72)発明者 伊藤 茂生	
		千葉県茂原市大芝629 双葉電子工業株式
		会社内
	(74)代理人 弁理士 脇 篤夫 (外1名)	
		最終首に続く


(54) 【発明の名称】 電界放出カソードの製造方法

(57) 【要約】

【目的】 電界放出力ソード素子を製造する際の歩留を 改善することを目的とする。

【構成】 ガラス等の基板121の上面に抵抗率が10 ² Ω / c m~10 ¹ Ω/ c m程度となる n 又は p型アモ ルフ アスシリコン層122を蒸着し、この層の所定の領 域に レーザを照射してアニール処理を行う。アニールさ れた領域はアモルフアス状態から多結晶化され、導電体 に近い抵抗率を有するカソード領域123に変化させる ことかできる。

【効果】 このn又はp型アモルフアススリコン層12 2の上面に絶縁層124、ゲート電極層125を成膜す ると、 FECを製造するための積層基板の各層が平坦に なり、 FEC製造プロセスで発生し易いゲート電極の亀 裂をなくすることができる。



1

【特許請求の範囲】

【請求項1】 基板上にプラズマCVD法、又は減圧C VD法等によってn又はp型アモルファスシリコン層を 成膜し、前記n又はp型アモルファスシリコン層の所定 の位置をレーザアニールによって多結晶化することによ りカソード電極領域を形成すると共に、上記n又はp型 アモルファスシリコン層の上面に少なくとも絶縁層、ゲ -- ト電極層を成膜し、所定の位置をエッチング、および 蒸着するFEC製造工程によって多数のエミッタ、およ びゲート電極を形成することを特徴とする電界放出カソ 10 ードの製造方法。

【請求項2】 上記カソード電極は、上記エミッタの複 数個を取り巻くように形成されることを特徴とする請求 項1 に記載の電界放出カソードの製造方法。

【請求項3】 上記n型アモルファスシリコン層はガス 種としてS: He、又はSiz HeにPHsを、p型と して B,H。を混合し、抵抗率が 1 0° Ω / c m~ 1 0 「 Ω / c mとされていることを特徴とする請求項1又は 2に記載の電界放出カソードの製造方法。

【発明の詳細な説明】

[0 0 0 1]

【産業上の利用分野】本発明はコールドカソードとして 知られている電界放出力ソードに関するものであり、特 に製造歩留を向上させることができる電界放出力ソード 製造方法に関するものである。

[0 0 0 2]

【従来の技術】金属または半導体表面の印加電界を10 * [V/m] 程度にすると、トンネル効果により電子が 障壁 を通過して常温でも真空中に電子放出が行われるよ うになる。これを電界放出 (Field Emission) といい、 このような原理で電子を放出するカソードを電界放出力 ソード (Field Emission Cathode) と呼んでいる。近 年、 半導体加工技術を駆使して、ミクロンサイズの電界 放出 カソードからなる面放出型の電界放出力ソードを作 成することが可能となっており、電界放出カソードは蛍 光表 示装置、電子デバイス、電子顕微鏡や電子ピーム装 置を構成する素子として開発されている。

【〇 003】図5に、その一例であるエミッタとカソー ド間に抵抗を有するスピント (Spindt) 型と呼ば れる 電界放出カソード(以下、FECと記す)を利用し 40 C)。次に、図6 (C) に示すように、基板100を回 た装 置の斜視図を示す。この図において、基板100上 に力 ソード電極層 (ライン) 101が形成されており、 この カソード電極層101上に、後で述べる製造方法で 形成 されるコーン状のエミッタ115が抵抗層102を 介し、て形成されている。さらに、抵抗層102上に絶縁 **刷1 03を介してゲート電極層(ライン)104が設け** られており、ゲート電極層104に設けられた丸い閉口 部の中に前記したコーン状のエミッタ115が配置さ れ、 このエミッタ115の先端部分がゲート電極層10 4に開けられた開口部から臨んでいる。

2

[0004] このエミッタ115間のピッテは10ミク ロン以下とすることができ、このようなエミッタを数万 ないし数10万個を1枚の基板100上に設け、図示さ れているようにx、y方向に伸びているカソード電極層 101とゲート電極層104にカソード駆動回路、及び ゲート駆動回路から走査電圧を印加することによって、 その交点の領域に位置する電界放出素子プロックから電 子が放出され、対向して配置されているアノード電板1 20に除布されている蛍光物質を発光するようにしてい

【0005】なお、エミッタ115とカソード電極層1 0 1 間に抵抗層を設けると、製造の過程又は動作時に塵 埃又は衝撃等によって極めて近接して配置されている一 部のエミッタとゲート間が短絡したときでも、エミッタ に大電流が流れ、溶断したエミッタが周辺に飛散してこ のエミッタの近傍にある全での電界放出カソードの機能 を失うという事故を防止することができる。

【0006】さらに、多数のエミッタのうち電子の放出

しやすいエミッタから集中して電子が放出されやすいた 20 め、そのエミッタに電流が集中することになり、画面上 に異状に明るいスポットが発生することもあったが、こ れらの動作上の欠点を防止するためにカソードとエミッ タとの間に抵抗領域を設けることは極めて有効である。 【0007】次に、図6によって上記したようなスピン ト型のFECの製造過程の一例を説明する。まず、図6 (a) に示すように、ガラス等の基板100の上にカソ ード電極層101が蒸着により形成されており、さらに その上に金属材料をスパッタ蒸着して抵抗層102を成 膜する、そしてさらに酸化シリコンによって絶縁層10 3が形成されている。さらに、その上にゲート電極層1 0 4 となるニオブ (N b) が蒸着され、ゲート電極層 1 04上にフォトレジストを堕布した後、図6(b)に示 すようにパターニング及びエッチングを行いゲート電極

層104に開口113が作られる。 【0008】このような積層基板はパッファードフッ酸 (BHF) 等でウェットエッチングするか、またはCF 、 反応性イオンエッチング(RIE)することにより絶 緑層103をエッチングし絶縁層103の部分にエミッ タ115を形成するための穴114を形成する(図6の 転させながら、斜め方向から剥離層105となるアルミ ニウムの蒸浴を行う。このように斜め蒸浴を行うと、刺 離層105は開けた穴の中には蒸着されずにゲート電極 層104の表面にのみ選択的に蒸着されるようになる。

【0009】さらに、図6(d)に示すように剥離層1 05の上からモリブデンの混合物等からなる材料層10 6 を電子ピーム蒸着法 (EB) によって垂直方向から堆 **稍させる。すると、この材料層106は絶縁層103に** 開けた穴114の中にも堆積し、抵抗層102上に円錐 50 状のコーンとして堆積され、これがエミッタ115とし て形成される。この後、ゲート電極層104上の剥離層 1 05及び材料層106をエッチングにより共に除去す

ると、図6(e)に示すような形状の単体のFECが得 られるようになる。

【 O 0 1 0 】 図 6 (e) に示すF E C はコーン状のエミ ッタト15とゲート電極層104との距離をサプミクロ ンとすることができるため、エミッタ115とゲート電 極層104間にわずか数10ポルトの電圧を印加するこ とによりエミッタ115から電子を放出させることがで きるようになる。

【〇011】なお、図6(f)に示されているようにゲ 一 ト電極層104の上面に第2の絶縁層107及び、第 2 のゲート電極層 1 0 8 を積層して、上記したようなF E C製造工程を施行すると、第2ゲート108を収束電 概 とするような3 極管構造のFECを構成することもで きる.

[0 0 1 2]

【発明が解決しようとする課題】ところで、上記したよ うた、電界放出カソードを多数個基板上に形成し、例えば 表示・装置に適応する場合は、図5に示したように上記電 20 界放出案子と対向する真空中にほぼ200μmの距離を おいて電子の衝突によって発光するアノード電極120 を設け、電子を放出するエミッタを適当な数を単位とし てプロックに分割し、この分割されたプロック毎に走査 電圧 を印加して画像表示装置とすることが知られてい る。

【0 013】このような表示装置の場合は、画像信号に 対応 してブロック化された各電界放出素子を走査するた めに、上記カソード電極を画素に対応するようにブロッ 程度 の厚みがあり、この厚みによってブロックに分割し たと きに各ブロックとブロックの間に積層される絶縁層 やゲート電極層の部分に凹凸の段差が生じ、この段差部 の膜 質は段差のない部分に比べてあるため、条件によっ てこの部分に亀裂が入るという問題がある。

【0 014】すなわち、図7に拡大して示されているよ うに、 基板100上に所定の領域でブロック化されてい るカソード電極層101を蒸着し、その上に抵抗層とな るアモルファスシリコン層102と絶縁層103を成膜 るニオブが蒸着され積層基板が構成される。そして、前 配したこスピントの製造方法によって、エミッタが形成さ れカンード電極の上に所定の数の電界放出カソードが構 集さ**れ**るが、カソード電極層の領域し∈ と、隣接するカ ソード 電極間しの範囲は図示されているようにカソード 電極隔 101の厚みによって凹凸状の段差が生じ、特に 最上層 に蒸着されるゲート電極層104の部分に凹状の 沈み込 みが生じる。

【00 15】そして、この沈み込んだ領域にゲート電極

点に示される位置に亀裂が生じ、この状態で電界放出素 子を形成するパターニングやエッチングが実行される と、亀裂下部のエッチングによる断線や素子の内部広力 によって歪みが発生し、プロック化された各電界放出素 子の特性が不均一になり、表示面にむらが生じる不合格 品が多発するという製造方法としては極めて歩留の悪い ものになるという問題が生じる。

[0016]

【課題を解決するための手段】本発明は上記したような 10 製造上の問題点が解消されるようにした電界放出カソー ドを提供することを目的としてなされたもので、基板上 に例えばプラズマCVD法によってn又はp型アモルフ ァスシリコン層を成膜し、前記n又はp型アモルファス シリコン層の所定の位置をレーザ光線によるアニールに よって多結晶化することによりカソード電極を形成する と共に、上記n又はp型アモルファスシリコン層の上面 にスピントの方法によってエミッタ、及びゲート電極を 形成することによって電界放出力ソードを構成する。

[0017]

【作用】基板上にプラズマCVD法等によって蒸着され た

れ

又は

り

型

ア

モ

ル

フ

ア

ス

シ

リ

コ

ン

層
は

、

た
と

え

ば

横

又 はホウ素がドープされることによって、その抵抗率が1 $0^{\circ} \sim 1.0^{\circ}$ Ω \angle c mであり、エミッタの電流を抑制す る抵抗層として動作するが、このn又はp型アモルファ スシリコン層の所定の領域をレーザによってアニールす ると、アニールされた部分は熱エネルギーによってアモ ルファスの状態から多結晶化され、その抵抗率が10~1 ないし $10^{-3}\Omega/c$ mの導電体に変化する。したがっ て、このアニールされた領域をカソード電極として絶縁 クに 分割しているが、カソード電極層はほぼ 0. $2~\mu\mathrm{m}$ 30 層、ゲート電極層を蒸着すると,積層基板は平坦な形状 になり、凹凸の部分がなくなることによって特性の揃っ た電界放出素子を構築することができる。

[0018]

【実施例】図1、 及び第2図は本発明の電界放出カソー ドを製造する工程を示したもので、まずガラス基板12 1の一方の面に燐をドープしたn又はp型アモルファス シリコン層122をプラズマCVD法によって成膜す

【0019】このn型アモルフアスシリコン層はガス種 する と 共に、さらにその上面にゲート電極層104とな 40 としてはS; H。あるいはS i, H。に P H,を数%か ら数十%混合してプラズマ分解を行い、抵抗率が10° ~10° Q/cmのn型アモルファスシリコン層として 成膜したものであり、図1(a)に示すようにFECの 抵抗層となるものである。なお、ドープ材としては燐の 他に、砒素(As)等を混入することができる。また、 p型のドープ材としてはホウ素の他にガリウム(G a)、インジウム(In)等を混入することができる。 【0020】そして、図1(b)に示すように、例えば エキシマレーザLp(波艮308nm)を照射して所定 となる 海膜のニオブを蒸着すると、その段差によってQ 50 の領域を瞬間的に加熱するアニール処理を行い、この n

5

又は

p
型アモルファスシリコン層122のレーザが照射 されている部分をアモルファス状態から多結晶化する と、 ドープされている燐が活性化され、アニール処理さ れた領域123が抵抗率10⁻¹~10⁻¹Ω/Cmの導電 体に変化する。

【0021】このようにガラス基板上に配置されている n又はp型アモルファスシリコン層122にアニール処 理を施した後、図1 (c)に示すように例えばSIO: からは絶縁層124、及びニオブ等からなるゲート電極 **層1 25を成膜し、前記図6に示したようにFECを成 10** 形する工程、すなわちゲート電極層125の所定位置に マスクをかけてフォトレジスト層126を形成し、エッ チン グによりゲート電極層125に穴を開け(図1の d) 、次に図2(c)に示すように斜め蒸着によって剥 離層 207となるAIを蒸着し、この開口部から等方性 エッ チングによって絶縁層124に穴を開ける。そし て、 この穴からモリブデン等からなるエミッタ材料層を 電子 ピーム蒸着方法等によって堆積させると、図2 (f) に示すように先端が円錐形状とされたコーン状の エミ ッタ115がn又はp型のアモルファスシリコン層 12 2の上に形成される。そして、その後は従来の製造 方法 と同様にレジスト層126及び剥離層127を除去 することによって本発明のFECが形成される。 (図2) Og)

【〇 022】本発明の電界放出カソードは上記したよう にn. 又はp型アモルファスシリコン層122によって抵 抗層 を形成し、このn又はp型アモルファスシリコン層 12 2の所定の位置にレーザアニールをかけることによ って、n又はp型アモルファスシリコン層にアモルファ スシ リコンから多結晶化する際ドープ材料を活性化して 30 で示されているようにアニールを行ったn又はp型アモ 良導 電体に変化するようにしているので、この導電体部 分を カソード電極領域123としてすることができる。 その ため、各エミッタはこのカソード電極領域123と 抵抗層を構成しているn又はp型アモルファスシリコン 層を介して接続されることになる。

【〇 023】本発明のFEC構造ではその積層基板の状 態では全ての層が平坦になり、従来のFECにみられよ うに カソード電極に対応する部分の上面が盛り上がった 積岡 状態になることがないから、FECを製造する各種 のプロセスが平坦な面で実行され、ゲート電極の厚み や、 エミッタの高さなどが均一となるように構成するこ とかてできる。

【〇 024】上記n又はp型アモルファスシリコン層に よっ て形成される抵抗層をレーザアニールすることによ って構成されるカソード電極領域123の形状は、例え ぱ図 3に示されているように、数10個の電界放出カソ ード 素子128をグループとして分割されたプロック1 2日 を囲むようなバターンにすることができる。又、表 示装を置の場合はこのカソード電極123の形状を、図5 に $\widehat{r_{t}}$ したように帯状のカソード電極層101となるよう 50 方に載置されている全てのエミッタ115はカソード電

に構成することもできる。

【0025】ところで、図2(g)に示されているよう に基板上にカソード電極を配置すると、プロック内にあ る各エミッタがn又はp型アモルファスシリコン屑から なる抵抗層を介してカソード電極に接続される経路長が 異なるという問題が残る。そこで、次に示す図4のよう に積層基板を構成すると帯状のカソード電極層の上に均 質な抵抗層を有するFECを構成することができる。

6

【0026】すなわち、図4に示すようにガラス等の基 板131上に不純物が混入されている絶縁性のアモルフ ァスシリコン、又はポリシリコンをスパッタ蒸着法まは たプラズマCVD法で被膜して第1の絶縁層132を形 成する。そして、この第1の絶縁層132の所定の範囲 Bをエキシマレーザ等のよってアニールすると、アモル ファスシリコンからなる層の一部が結晶化され、抵抗率 が10⁻¹~10⁻³Ω/cm程度の導電領域133が結晶 化される。そして、図4に示すようにこの導電領域13 3の上面に減圧CVD法によって前配したn又はp型の アモルファスシリコン層131を蒸着し、さらにその上 20 方に図1及び図2で示したように絶縁層135、ゲート 電極層136を成膜する。

【0027】そして、前記図1及び図2で説明した方法 で、絶縁層135に穴を開け、この穴からモリブデン等 の堆積によってエミッタを形成するものであるが、本実 施例の場合はこのエミッタを堆積する前に図1 (c) に 示されているように、絶縁層135に穴が開けられた後 にレーザLPを照射し、n又はp型アモルファスシリコ ン層134で形成されている部分に局所的に抵抗領域1 37を形成するレーザアニールを行う。すると交差斜線 ルファスシリコン層134の一部が局所的に抵抗領城1 37に変化し、抵抗率が10°~10°Ω/cm程度の 範囲となるような抵抗を示す。

【0028】なお、この抵抗率を正確に実現するため に、積層基板 Lのn又はp型アモルフアスシリコン層 1 34の一部領域にテスト領域を設けておき、このテスト 領域の抵抗変化を監視しながらレーザアニールの時間、 強度等を調整しながら行うことが好ましい。そして、上 記したレーザアニールによって抵抗領域137が形成さ 40 れたあと、前記したようにモリブデン材料を電子ピーム 蒸着によって垂直方向から堆積し、エミッタ115を絶 緑層の穴の中に堆積する。

【0029】したがって、この実施例の場合は図4 (d) に示されているようにアニールによって形成され たカソード電極領域133の上方に同じくアニールによ って構成されている抵抗領域137が設けられ、この抵 抗領域137の上がコーン状のエミッタ115となるF ECとすることができる。

【0030】本実施例ではカソード電極領域133の上

7


極領域133に対して同一の抵抗領域137を介して接続されることになり、このカソード電極領域133を走査電極として制御するときに、各エミッタの電位を完全に同一に保つことができる。

【〇031】なお、上記実施例はレーザアニールを行う際に積層基板の上方からレーザを照射しているが、ガラス基板の透過性を利用して基板の裏側からカソード電極層となる部分をアニール加工によって形成することもできる。したがって、前記図1、図2、及び図4に示した製造方法では、最終的にFECを完成したのちカソード 10電極領域123、又は133を形成することも可能になる。

[0032]

【発明の効果】本発明は、以上のようにガラス基板上に形成されるカソード電極がn又はp型アモルファスシリコン層をレーザアニールすることによって構成されているため、FECを構成する各種の構成材料を積層するときに、これらの各層を平坦な状態で加工処理することができる。したがって、従来のように積層基板を形成する際にカソード電極が盛り上がることによって生じる各種の弊害が解消され、欠陥のない均質な電界放出カソードの製造を歩留まり良くすることができる。

[图1]



【図面の簡単な説明】

【図1】木発明の電界放出カソードの製造工程を示す前 半の説明図である。

【図2】本発明の電界放出カソードの製造工程を示す後 半の説明図である。

【図3】 レーザアニールによって形成されるカソード電極の説明図である。

【図4】本発明の他の実施例を示す電界放出カソードの 製造過程を示す説明図である。

10 【図5】電界放出カソードを使用する装置の一例を示す 斜視図である。

【図6】従来の電界放出カソードの製造方法を示す説明 図である。

【図7】従来の製造方法で生じる積層基板の凹凸の拡大 した断面図である。

【符号の説明】

121, 131 基板

122 n又はp型アモルファスシリコン層


123 カソード電極領域


20 123 絶縁層


125 ゲート電極層


115 エミッタ

【図2】









フロ ントページの続き

. . .

(72) **5**克明者 大津 和佳 千葉県茂原市大芝629 双葉電子工業株式 会社内